詳細 求人情報

No.115226

派遣社員 正社員（エンジニア）

LSIの論理設計・検証エンジニア／Verilogを用いたRTL設計および最新EDAツールによる検証

半導体デバイスの仕様検討からRTL設計および実機評価まで。 高度な検証環境で専門性を発揮する開発ポジション。
・半導体デバイスの論理設計から実機評価までの幅広い工程に一貫して携わることができます。
・SystemVerilogを用いた高度な検証やPython等を活用した自動化など最先端の設計手法を実践的に学べます。
・複雑な機能を回路として具現化するプロセスを通じて論理設計エンジニアとしての専門性を深く追求できる環境です。
喫煙専用室または加熱式たばこ専用喫煙室設置　屋内原則禁煙（加熱式たばこ専用喫煙室設置）
仕事内容 1. 半導体デバイスの論理設計フェーズにおける仕様検討からRTL設計、
EDAツールを用いた検証、実機評価まで幅広く携わります。
主力製品に搭載される複雑な機能を回路として具現化し、
シミュレーションを通じて設計品質を担保していく非常に重要な役割です。 　 　

2. 具体的には、Verilog HDLを用いたコーディングを行い、
Synopsys VCSやCadence Xceliumなどの業界標準ツールで機能検証を進めます。
SystemVerilogアサーションを用いた高度な検証や、Python/Perlによる検証環境の自動化、
さらには実装後のタイミングレポート解析など、設計の川上から川下まで深い専門性を発揮できる環境です。

・LSIの仕様検討および詳細設計 　
・Verilog HDLによるRTL設計 　
・シミュレーターを用いた機能検証（VCS、Xcelium等） 　
・タイミングレポートの確認・解析 　
・各種技術ドキュメント（設計仕様書等）の作成

開発環境・言語・ツール情報：
Verilog HDL、Synopsys VCS、Cadence Xcelium、SystemVerilog、Python、Perl

【キーワード】
半導体デバイス、論理設計、仕様検討、RTL設計、機能検証、実機評価、Verilog HDL、SystemVerilog
職種 技術　(電気/電子/半導体) 回路設計/実装設計(電気/電子/半導体)
勤務地 東京都市部 立川市
最寄り駅 高松駅 (多摩モノレール) 徒歩1?2分
立川北駅 (多摩モノレール) 乗車約3分
立川駅 (JR中央線・青梅線・南武線) 徒歩約15?18分
勤務日（休日） 勤務曜日：月、火、水、木、金
休暇　　：土、日、祝
勤務時間 8:45～17:15（休憩45分）
残業：10時間程度
給与（時給・年収） 時給 2,000円～3,000円 年収 400万円～700万円
契約期間 長期・期限なし
試用期間：なし
応募資格 【必須条件】
・RTL設計(Verilog HDL)
・EDA検証経験(Synopsys VCS、Cadence Xceliumなど）
・Microsoft Officeソフトを扱えること(Excel, Word, Outlook)
・Linux CUIコマンドを扱えること
活かせる
スキル・経験		 【歓迎条件】
・SystemVerilogアサーション（SVA）経験
・バージョン管理ツールの使用経験(Subversion, git)
・プログラミング/スクリプト言語（Perl、Python、VBA、C）
・実装におけるタイミングレポートを確認できるスキル
応募する 戻る

COMPANY INFORMATION

IT・通信
「知能化とリアルタイム技術で、未来を実装する。」
世界をリードする大手グループの技術中枢を担う、先進ソリューション・メーカー

フィットする求人がすぐ見つからない、転職はこれからという方

Fellowship登録 （転職支援サービス）をしませんか？
あなたに合ったキャリアプランを、いっしょに考えます

Free
Fellowship 登録