詳細 求人情報
No.109998
正社員
【東京】論理設計、論理合成（独自IPの先行開発）
未来の体験を創る、クルマ全体のシステム設計
あなたのロジック設計が、未来のクルマのAI性能を直接決定します。仕様通りのRTL設計だけでなく、ソフトと連携しアルゴリズムから最適なハードウェアを追求。年齢に関係なくフラットに議論し、高位合成（HLS）など新しい設計手法にも挑戦できます。自身のコードが最先端プロセスで実物のチップになる、大きなやりがいのある仕事です。
| 仕事内容 |
AD/ADASの高度な認識アルゴリズムは、DSP/GPU等の汎用IPだけでは性能と電力の要求を満たすことが困難です。私たちは、大手自動車メーカーと部品メーカーの次世代技術を担う共同研究所にて、AD/ADASの特定処理を高速化する「独自ハードウェアIP」を企画・設計する先行開発を行っています。先端プロセスも活用し、将来の競争力の核となるSoC技術を創り上げる、非常にチャレンジングな役割です。 大手自動車メーカーおよび部品メーカーの競争力向上に貢献するため、次世代AD/ADAS向け独自ハードウェアIPの企画・設計から評価まで、一連の先行技術開発に従事いただきます。 1. 独自ハードウェアIPの企画・設計・検証 ・IPの仕様検討、アーキテクチャ設計 ・RTL設計（Verilog, VHDL）および高位合成（HLS）の設計補助業務 ・シミュレーション等を用いたRTL設計検証 2. 独自ハードウェアIP/SoCの評価プラットフォーム構築（チップレット技術含む） ・FPGAやエミュレータを用いた検証環境の構築 ・ソフトウェア開発チームと連携したデバッグ環境の提供 3. 独自ハードウェアIP/SoCの評価ボード設計・評価 ・試作チップを搭載する評価ボードの回路・基板設計 ・実機での性能測定、消費電力評価、不具合解析 ＜開発ツール・開発環境＞ ・HDL(Verilog、System Verilog) ・高位合成 ・VCS、Verdi |
|---|---|
| 職種 | 技術 (電気・電子) 回路・実装設計 |
| 勤務地 |
東京都23区 港区 |
| 勤務時間 |
＜労働時間区分＞ フレックスタイム制 コアタイム：10:10～14:25 休憩時間：60分 時間外労働有無：有 ＜標準的な勤務時間帯＞ 8:40～17:40 ＜その他就業時間補足＞ ※上記は標準労働時間です。 残業： |
| 給与（時給・年収） | 年収 550万円～1430万円 |
| 応募資格 |
＜MUST要件＞ 以下いずれかを3年以上の業務経験を有すること ・ソフトウェア・ハードウェア協調設計 ・IP/SoCの設計・検証 ・IPのFPGA評価 ※大学、大学院で上記に近い領域を学んだ経験でも可 |
| 活かせるスキル・経験 |
＜WANT要件＞ ・HDL(Verilog、System Verilog)使用経験 ・高位合成ツール使用経験 ・VCS、Verdi等の開発ツール使用経験 ・論理合成、レイアウト設計経験 ・ボード設計・評価 |
COMPANY INFORMATION
電気・電子・半導体・家電メーカー
-
フィットする求人がすぐ見つからない、転職はこれからという方
Fellowship登録 （転職支援サービス）をしませんか？
あなたに合ったキャリアプランを、いっしょに考えます